三相用電圧制御形可変キャパシタの開発とその応用

山光 史哲 (九州産業大学 理工学部 電気工学科)

Fuminori YAMAMITSU, Department of Electrical Engineering, Faculty of Science and Engineering, Kyushu Sangyo University

1 はじめに

周知のように、電力系統における受電端電圧は、 受電端に繋がる負荷のインピーダンスに依存する. つまり、受電端電圧は、進相負荷で高くなり、遅相 負荷の場合は低くなる.この現象は、軽負荷時に顕 著となる.

著者は、受電端の電圧制御に磁束制御形可変リア クトルが有効であることを確認している[1,2]. その 電圧制御方法とは、予め受電端に進相用のコンデン サを繋いでおき、遅相分を可変リアクトルで制御す る方式であった. 仮に、可変リアクトルの代わり に、電圧制御形可変キャパシタを導入することがで きれば、磁束制御形可変リアクトルの場合と同様、 受電端電圧の制御が可能となるはずである.

高誘電率の積層セラミックコンデンサの静電容量 は、コンデンサに印加する DC バイアス電圧によっ て変化する性質がある.つまり、バイアス電圧を高 くすると静電容量は小さくなり、低くすると静電容 量は大きくなる.単相用電圧制御形可変キャパシタ の動作原理は、この性質を用いている[3,4].

本研究報告では、先ず単相用電圧制御形可変キャ パシタの動作原理を示す.次に、単相用を三相用に 発展した電圧制御形可変キャパシタの構成例を示 す.そして、三相用電圧制御形可変キャパシタを模 擬送電線路の受電端電圧制御に適用した結果、定常 状態で1%程度の誤差を許せば、受電端電圧をその 目標値と一致する結果を得ることができた.なお、 電圧制御形可変キャパシタの動作には、コンデンサ の充放電に要する静電エネルギーを減らす方法も重 要な問題であることも示す.

2 単相用可変キャパシタの構成と動作原理

図1は、単相用電圧制御形可変キャパシタの構成 図であり、可変キャパシタと可変キャパシタにバイ アス電圧を印加する制御回路で構成されている.図 に示す主な記号は、以下のとおりである.



図1 単相用電圧制御形可変キャパシタの構成図

vs: 可変キャパシタ Cn, Cp に繋がる交流電源 $C_n, C_p: t \in \mathbb{Z}$ $i_n, i_p: C_n, C_p$ へ流れる電流 i: 合成電流 (= $i_n + i_p$) *C*_{B+}, *C*_B-: バイアス電圧用フィルムコンデンサ Tr: バイアス電圧発生用昇圧変圧器 $R_1: T_r \mathcal{O} 1$ 次電流保護抵抗(1 Ω) *i*₁: T_rの一次電流 *i*₂: T_rの二次電流 v2: Tr の二次電圧 D: 整流用ダイオード Vref: バイアス電圧の目標値 $+V_B, -V_B: DC バイアス電圧$ $V_d:+V_B$ の検出信号 $R_{d,1}, R_{d,2}: +V_B の 分圧抵抗$ R_{dis}: 放電用抵抗 (500 Ω) *i*_{dis}: *R*_{dis} に流れる電流 FET1: i1を制御する FET スイッチ FET₂: ids を制御する FET スイッチ

可変キャパシタは、図1の上部に配置した高誘電 率の積層セラミックコンデンサCn, Cpで構成されて いる. この可変キャパシタの動作原理は、それぞれ の C_n , C_p に印加する DC バイアス電圧 + V_B , - V_B に よって Cn, Cn の静電容量が変化する性質に基づいて いる. つまり, DC バイアス電圧を高くすると C_n, C_p の静電容量は小さくなり、逆に低くすると静電容量 は大きくなるのである. 可変キャパシタ C_n, C_nそれ ぞれに印加される電圧 vcn, vcpは,図1より(1)式で 示される.

$$v_{Cn} = v_s - V_B$$
 , $v_{Cp} = v_s + V_B$ (1)

なお, vcn と vcp がコンデンサの定格電圧に近づく と、いわゆる D-E ヒステリシス現象のため in と ipの 歪みは共に大きくなる. ところが図1に示す電圧制 御形可変キャパシタの場合は、 $i = i_n + i_n$ とすること で、この歪みを抑制する特徴がある.

図1より,交流電源 vsから見た可変キャパシタの 合成静電容量 C_s は、 $C_n \ll C_{B+}$ および $C_p \ll C_{B-}$ とする ことで、(2)式に示す $C_s \cong C_n + C_p$ となる.

$$C_{s} = \frac{C_{n} C_{B+}}{C_{n} + C_{B+}} + \frac{C_{p} C_{B-}}{C_{p} + C_{B-}} \cong C_{n} + C_{p} \qquad (2)$$

ところが、CB+、CB-の静電容量を大きくすると、充 放電に要する時間が長くなってしまう. これは、単 相用電圧制御形可変キャパシタの欠点と言える. な お, C_n, C_pは図2に示すように, それぞれ4個のセ ラミックコンデンサを直並列に接続している.これ は、コンデンサの定格電圧を高くするための直列接 続と静電容量を増やすための並列接続である.表1 に C_{n'}, C_pの仕様を示す.

表1 高誘電率積層セラミックコンデンサ $(C_{n'}, C_{n'})$ の仕様

Rated voltage (dc)	250 V
Rated Capacitance	15 μF
Temperature Characteristics	X7R
Maximum ripple current (rms)	4.0 A



図2 C_n, C_p の詳細

2.1 DC バイアス用コンデンサの充電部

図1に示す FET1のスイッチング動作によって、 DC バイアス用コンデンサ C_{B+}, C_B を充電する. 充電 のメカニズムは以下のとおりである.

Tr の1次巻線電流 $i_1 = 0$ の状態で FET₁をON に するとi」は、(3)式のように時間とともに増加し、 最終的には V_{Bu}/R₁の一定値となる.ここでは、簡単 のため FET₁の ON 抵抗と1 次巻線の抵抗は、共に 零とした. FET1のON時には、Dは逆バイアスさ れてOFFとなる.

$$i_1 = \frac{V_{Bu}}{R_1} \left(1 - exp\left(-\frac{R_1}{L_1} t \right) \right) \tag{3}$$

(3)式のL1は、Trの1次巻線から見たインダクタ ンスであり、図3に示すようにTrの磁心が磁気飽 和しないように空隙 ℓ を2ヶ所設けている. Trの 仕様を表2に示し、L1は(4)式で求めた.

$$L_1 = \frac{N_1^2 \,\mu_0 \, S_{core}}{\frac{\ell_{core}}{\mu_s} + 2\ell_g} \tag{4}$$

表2 昇圧用変圧器の仕様	
Primary winding	$N_1 = 30$ turns
Secondary winding	$N_2 = 2400 \text{ turns}$
Primary winding resistance	$r_1 = 0.01 \ \Omega$
Secondary winding resistance	$r_2 = 91.0 \Omega$
Cross-sectional area	$S_{core} = 4.07 \times 10^{-4} \text{ m}^2$
Magnetic core length	$\ell_{core} = 0.23 \text{ m}$
Air gap	$\ell_g = 0.001 \text{ m}$
Relative permeability	$\mu_S = 94000$
Permeability of vacuum	$\mu_0 = 4\pi \times 10^{-7} \text{H/m}$
Primary side self-inductance	$L_1 = 0.23 \text{ mH}$



図3 昇圧用変圧器

今, FET₁を ON の状態から OFF にすると(3)式の *i*₁の増加率は,正から負に転じる.そうすると,Tr の 主に空隙に蓄えられていた電磁エネルギーは,D が 順バイアスされて C_{B+} , C_B に静電エネルギーとして 蓄えられ, $+V_B$ と- V_B の DC バイアス電圧となるので ある.そして,抵抗 $R_{d,1}$, $R_{d,2}$ で分圧して得た $+V_B$ の 検出信号 V_d と, $+V_B$ の目標値である V_{ref} とが一致す るように Boost Circuit Controller を介して FET₁を ON/OFF するのである.仮に,Boost Circuit Controller で PI 動作をすると V_d と V_{ref} とは一致し,定常偏差は 生じないことになる.

2.2 DC バイアス用コンデンサの放電部

電圧制御形可変キャパシタは、 C_n , C_p に印加する DC バイアス電圧 + V_B , - V_B を可変することで C_n , C_p の静電容量を変化させている.

+ V_B ,- V_B の増加は、図1に示すFET₁のスイッチン グ動作で行っている.一方、+ V_B ,- V_B を減少させる 場合は、 R_{d1} , R_{d2} の分圧抵抗が k Ω オーダーと大きい ので C_{B+} , C_B に蓄えられている電荷の放電には適し ていない.そこで、何らかの方法で放電しなければ ならない.

図 1 の回路で, $+V_B \rightarrow R_{dis} \rightarrow \text{FET}_2 \rightarrow -V_B$ の閉 ループを考えると, FET₂を ON すれば C_{B+}, C_B . に蓄 えられている電荷を放電することができる. この FET₂ の ON/OFF も V_d と V_{ref} とが一致するように Boost Circuit Controller と photocoupler を介して行っ ている. なお, この放電に伴う静電エネルギーの概 ねは, R_{dis} で熱に変換されることから, 電圧制御形可 変キャパシタの損失の増加に繋がる. また, 電圧制 御形可変キャパシタを商用電源 (50, 60 Hz) で用い ることを考え, FET₂のスイッチング周波数は 1 kHz と高くした.

2.3 充放電時の受電端負荷への影響

模擬送電線路の受電端に接続することを想定した 場合, DC バイアス電圧の充放電は, 受電端負荷へ影 響を与えないだろうか. 簡単のため, 図4の模擬送 電線路について考える. 今, 充電によって+ ΔV_B 増加 した場合, セラミックコンデンサ C_n に電流 ΔI_n が流 れる. 同様に, $-\Delta V_B$ の増加に対して C_p に ΔI_p が流れ る. ここで, $|+\Delta V_B| = |-\Delta V_B|$ かつ $C_n = C_p$ という 条件下では, $\Delta I_p = -\Delta I_n$ となり受電端負荷 R に影響 を与えることはない. 電圧制御形可変キャパシタは, この条件をほぼ満たしており, DC バイアス電圧の 増減における受電端負荷への影響はない方式と言え る.





3 三相用可変キャパシタの構成と動作

図 5(a) は、単相用電圧制御形可変キャパシタを三 相用とした三相用電圧制御形可変キャパシタの構成 図である.

この三相用電圧制御形可変キャパシタを平衡三相 電源 U, V, W に繋いだ場合を考えると、中性点であ る $O_n \ge O_p \ge$ は同電位であることから、三相交流成 分の電流はコンデンサ C'_{B+} , C_B には流れない、単 相用では(2)式に示すように C_p , C_n に対して C_{B+} , C_B の静電容量を大きくする必要があったが、 C'_{B+} , C_B の静電容量を小さくすることができる。その結果、 + V_B , - V_B の電圧制御の応答性は、単相の場合と比べ ると 10 倍以上速くなる。さらに、 C'_{B+} , C_B の充放 電に要する電力量も大幅に軽減され、三相用可変キ ャパシタの高効率化に繋がる。

本章では、U, V, W の各端子に繋がる C_{nu} , C_{pu} 等 の 6 個のセラミックコンデンサは、表 1 に示すコン デンサを用いて図 2 に示すようにそれぞれを直並列 接続した.また、コンデンサ C_{B+} , C_{B-} は小容量の 2.35 μ F とした.

図 5(b) は、U, V, W の線間電圧を 100 V(rms)、(60 Hz)とした場合で、DC バイアス電圧+ V_B の変化に対する合成静電容量 C_U (= $C_{n,u} + C_{p,u}$)の変化を示す. C_U は、+ V_B = 0 のときの 38.1 µF から+ V_B = 300V で 15.7 µF へと 0.412 倍変化した.

図 5(c) は、DC バイアス電圧+ V_B =300 V で、 $V_{UV(rms)}$ =100 V(60 Hz)としたときの $C_{n,u}$ に流れる電流 $i_{n,u}$ と $C_{p,u}$ に流れる電流 $i_{p,u}$ および合成電流 i_u (= $i_{n,u}$ + $i_{p,u}$)の 波形を示す. セラミックコンデンサの D-E ヒステリ シス現象のため、 $i_{n,u}$ 、 $i_{p,u}$ はそれぞれ歪んでいるが、 i_u の歪みは抑えられていることが分かる.

4 模擬送電線路の受電端電圧制御

本章では、先ず模擬送電線路を用いて三相用可変 キャパシタのバイアス電圧と受電端電圧との関係に ついて示す.次に、模擬送電線路の受電端電圧制御





(a) 構成図



(b) DC バイアス電圧に対する合成静電容量 C_U



図5 三相用電圧制御形可変キャパシタ

に三相用可変キャパシタを適用した例について示す. 図 6(a) は、模擬送電線路に三相用可変キャパシタ

Cvar を繋いだ結線図で、図の記号は以下のとおりで ある.

- V_s:送電端電圧(60 Hz)
- Z_{line} : 線路インピーダンス (2.70 + j14.4 Ω)/phase
- Iline: 線路電流

V_{ref}

- Cvar: 三相用電圧制御形可変キャパシタ
- V_r:受電端電圧
- Z1: 誘導性負荷 (110 + j16.5 Ω)/phase

図 6(b) は,送電端 U-V 間電圧 V_{s,UV(rms)} を 96.0 V 一定としておき, DC バイアス電圧+VBの変化に対す る受電端における U-V 間電圧 Vr,UV(rms)と U 相電流 $I_{line,U(rms)}$ を示している. DC バイアス電圧 + V_B は 0 から 300V の変化に対して、Vr,UV(rms)は 112 V から 97 Vへと13%減少していることから、可変キャパシタ が送電線路における可変キャパシタとして動作して いることを確認できる.



結線図 (a)



(b) DC バイアス電圧に対する U-V 間電圧と電流

図6 模擬送電線路と三相用可変キャパシタ



図7 受電端電圧の電圧制御

図7は、模擬送電線路の受電端電圧制御に三相用 可変キャパシタ C_{var} を適用した例である.ここでは、 受電端で負荷変動を与えるため、図6(a)の回路にス イッチSと誘導性負荷 $Z_2 = (131 + j112 \Omega)$ /phase を加 えている.図7に示す Voltage Detecting Circuit は、 受電端電圧を検出するための回路であり、検出遅れ のない回転ベクトル方式を採用した。そして、受電 端電圧を検出して得た信号 $V_{r,det}$ と図5(a)に示すバ イアス電圧の目標値である V_{ref} とが一致するように、 三相用可変キャパシタの DC バイアス電圧を制御す るものである.

図8は、図7に示す受電端電圧制御回路の動作例 で、受電端電圧の検出信号 $V_{r,det}$ と受電端U-V間電圧 $v_{r,UV}$ の時間変化を示している.波形の上部に示して いる $V_{s,UV(rms)}$ は、図7に示す送電側の電源電圧 V_s の 実効値である.

図 8(a) は、無制御時である. t < 0 のとき $v_{r,UV}$ の 実効値 $V_{r,UV(rms)}$ は 114 V で $V_{r,det} = 2.82$ V であった. この状態から t = 0 でスイッチ S を ON にすると、 $v_{r,UV}$ は減少したままである. なお、 $V_{r,det}$ には、受電端 電圧の不平衡による 2f 成分が重畳しているため、 120 Hz のバンドストップフィルタを適用している.

図 8(b) は、 $V_{r,UV(rms)}$ を 100 V ($V_{r,det}$ = 2.49 V) に電 圧制御した場合の動作例である. t = 0 でスイッチ S を ON にすると、 $v_{r,UV}$ は一旦減少するけれど、約 0.8 秒後には $V_{r,UV(rms)}$ は 99 V ($V_{r,det}$ = 2.46 V)に戻ってい る.

図 9 は、図 7 に示すスイッチ S を OFF の状態から ON とし、さらに 3.4 秒後には、再び OFF へと切替 えたときの $V_{r,det}$ と DC バイアス電圧 $+V_B$ の動作例 を示している.

+*V_B*は, スイッチ ON 直前の 280 V から 2.4 秒後に は,75V へと減じている.そして,スイッチを再び OFF にすると+*V_B*は,0.8 秒を要して 290 V 程度まで 増加後,幾分減少している.

一方,受電端電圧の検出信号 Vr,det は、スイッチS







図9 負荷変動に対する DC バイアス電圧の動作例

を ON する直前の 2.49 V から ON 直後 2.3 V 程度ま で下がり,0.8 秒後には 2.46 V まで戻っている.そ してスイッチ OFF 直後, V_{r.det} は 2.7 V に跳ね上がり 0.8 秒後には,2.49 V に戻っている.このデータから 受電端電圧は一定値に制御されているのを確認する ことができる.

5 おわりに

本研究報告では、先ず単相用電圧制御形可変キャ パシタの動作原理を示した.次に、単相用を三相用 に発展した電圧制御形可変キャパシタの構成例を示 した.

三相用は、可変キャパシタに印加する DC バイア ス電圧用のコンデンサに被制御交流電源の電流が流 れない構成である.従って、三相用は DC バイアス 電圧用のコンデンサの容量を小さくすることがで き、単相用と比べると応答性が格段に速くなること を示した.

そして、三相用電圧制御形可変キャパシタを模擬 送電線路の受電端電圧の制御に適用した結果、定常 状態で1%程度の誤差を許せば、受電端電圧をその 目標値と一致する結果を得ることができた.

しかしながら、図8,9で示したように、受電端電 圧をその目標値に一致させるためには、1 秒程度を 要し、応答性に課題を残した.また、電圧制御形可 変キャパシタの動作で、バイアス用コンデンサの電 圧を下げる方法として、現時では放電抵抗でコンデ ンサに蓄えられている静電エネルギーを熱に変換す る方法を採用していることから、バイアス電圧用コ ンデンサの充放電の方法には、改良の余地があり、 今後の課題である.

参考文献

- T. Sonoda, H. Miyanaga, F. Yamamitsu, "Low-Distortion Variable Reactor for Voltage Control of Power System," Int. Conf. on Elec. Engi., P-4-01, 2000.
- [2] F. Yamamitsu, T. Yamamoto, T. Sonoda, "Voltage Control of Power System by Using a Magnetic Flux-Controlled Variable Reactor," Int. Conf. on Elec. Engi., O-014, 2008
- [3] 山光史哲、山本哲也、"セラミックコンデンサの DC バ イアス特性を利用した電圧制御形可変キャパシタの作 成"、電気学会全国大会講演論文集 2023, p.209, 2023.
- [4] 山光史哲,山本哲也,松崎隆哲,"電圧制御形可変キャパシタによる模擬送電線路の受電端電圧制御",電気関係学会九州支部連合大会講演論文集 2023, pp.1-2, 2023.